Infineon 零延时缓冲器设计用于分配高速时钟,并以 8 引脚 SOIC 封装提供。它接受一个参考输入并驱动五个低偏移时钟。所有部件均具有芯片上的 PLL,可锁定到 REF 引脚上的输入时钟。PLL 反馈位于芯片上,可从 CLKOUT 垫获得。
多个低偏移输出
60 ps 典型循环对循环抖动
零输入输出传播延迟
与基于 Pentium 的系统兼容
属性 | 数值 |
---|---|
每片芯片元件数目 | 1 |
最高输入频率 | 100MHz |
安装类型 | 贴片 |
封装类型 | SOIC |
引脚数目 | 8 |