这种 Infineon 零延迟缓冲器设计用于分配高速时钟。它接受一个参考输入并驱动五个低偏移时钟。所有部件均有片上 PLL,可锁定 REF 引脚上的输入时钟。PLL 反馈位于片上并从 CLKOUT 焊盘获取。该缓冲器件可以接受相同的输入时钟并进行分配。在这种情况下,两个器件的输出之间的偏移保证小于 700 ps。
60 ps 典型周期抖动
零输入输出传播延迟
绕过锁相环的测试模式
与基于 Pentium 的系统兼容
属性 | 数值 |
---|---|
最大电源电流 | 32 mA |
最高输入频率 | 133MHz |
安装类型 | 贴片 |
封装类型 | SOIC |
引脚数目 | 8 |