Toshiba 解码器芯片, 16针, 6 V, SOIC, 贴片安装

74HC138D 是高速 CMOS 3 至 8 解码器，采用硅栅极 C2MOS 技术制造。其高速运行性能与同等 LSTTL 类似，同时保持 CMOS 低功耗。当设备启用时，3 个二进制选择输入（A、B 和 C）将确定哪一个输出 (Y0 - Y7) 将变为低电平。当使能输入 G1 保持为低电平或 G2A 或 G2B 保持为高电平时，将禁用解码功能，并且所有输出将变为高电平。提供 G1、G2A 和 G2B 输入以便轻松进行级联，并用作内存系统的地址解码器。所有输入均配有保护电路，防止静电放电或瞬态过电压

高速：VCC = 5 V 时，tpd = 16 ns（典型值）
低功耗：Ta = 25 ℃ 时，ICC = 4.0 μA（最大值）
平衡传播延迟：tPLH ≈ tPHL
宽工作电压范围：VCC（工作）= 2.0 至 6.0 V