Renesas Electronics 71V124 3.3V CMOS SRAM 的组织形式为 128K x 8。JEDEC 中心电源/GND 引脚设计减少了噪音的产生,提高了系统性能。71V124 的所有双向输入和输出均兼容 LVTTL,操作由单个 3.3V 电源供电。使用完全静态异步电路,操作无需时钟或更新。
JEDEC 革命性的引脚布局(中心电源/GND),以减少噪音
单 3.3V 电源
通过芯片取消选择实现低功耗
提供 32 引脚 300- 和 400- Mil 塑料 SOJ 和 32 引脚 II 型 TSOP 封装。
属性 | 数值 |
---|---|
存储器大小 | 16Bit |
组织 | 1Mx16 |
每字组的位元数目 | 16Bit |
最长随机存取时间 | 3.5µs |